

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-134134

(43)Date of publication of application : 12.05.2000

(51)Int.Cl.

H04B 1/707  
H03H 17/02

(21)Application number : 10-305551

(71)Applicant : TOSHIBA CORP

(22)Date of filing : 27.10.1998


(72)Inventor : HASHIMOTO SATOSHI

## (54) DIGITALLY MATCHED FILTER

## (57)Abstract:

**PROBLEM TO BE SOLVED:** To provide a digital matched filter that reduces the power consumption and obtains a correlation value, with respect to a spread spectrum signal with code length of a plurality of kinds.

**SOLUTION:** A spread code shift control means 600a circulates a spread code stored in coefficient registers 201-204 to provide the output of the spread code stored in the coefficient registers 201-204 to a multiplier section 300. A flag shift control means 600b circulates flag data in flag registers 501-504. As a result, reception registers 101-104 sequentially receive the flag data and store a spread spectrum signal by every reception of data. The spread spectrum signal stored in the reception registers 101-104 is respectively given to corresponding multipliers 301-304, where the signal is multiplied with the spread code and an adder section 400 sums the results of multiplication U0-U3 to obtain a correlation value.



## LEGAL STATUS

[Date of request for examination]

12.09.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号  
特開2000-134134  
(P2000-134134A)

(43) 公開日 平成12年5月12日 (2000.5.12)

(51) Int.Cl. <sup>7</sup>	識別記号	F I	テーマコード (参考)
H 0 4 B 1/707		H 0 4 J 13/00	D 5 K 0 2 2
H 0 3 H 17/02	6 0 1	H 0 3 H 17/02	6 0 1 Z

審査請求 未請求 請求項の数4 O L (全 8 頁)

(21) 出願番号 特願平10-305551

(22) 出願日 平成10年10月27日 (1998.10.27)

(71) 出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72) 発明者 橋本 智

東京都日野市旭が丘3丁目1番地の1 株  
式会社東芝日野工場内

(74) 代理人 100058479

弁理士 鈴江 武彦 (外6名)


Fターム (参考) 5K022 EE02 EE33

(54) 【発明の名称】 デジタルマッチトフィルタ

(57) 【要約】

【課題】 消費電力を低減し、複数種のコード長のスペクトラム拡散信号に対する相関値を求めることが可能なデジタルマッチトフィルタを提供する。

【解決手段】 拡散符号シフト制御手段600aが係数レジスタ201~204に格納される拡散符号を循環させて、係数レジスタ201~204に格納される拡散符号を乗算部300に出力させる。フラグシフト制御手段600bはフラグレジスタ501~504上で1つのフラグデータを循環させる。これにより受信レジスタ101~104には、順にフラグデータが入力されることになり、スペクトラム拡散信号が1データ毎に受信レジスタ101~104に格納される。受信レジスタ101~104に格納されたスペクトラム拡散信号は、それぞれ対応する乗算器301~304に入力されて、前述の拡散符号と乗算され、この乗算結果U0~U3を加算部400で加算し、相関値を得るようにしたものである。



## 【特許請求の範囲】

【請求項 1】 通信相手より受信したスペクトラム拡散信号を格納可能な複数の拡散信号記憶手段と、所定の順序に従って、受信した前記スペクトラム拡散信号を前記複数の拡散信号記憶手段の 1 つに格納させる拡散信号格納制御手段と、

拡散符号を格納する複数のレジスタよりなり、前記レジスタ間で前記拡散符号をシフトするシフトレジスタと、前記複数の拡散信号記憶手段の 1 つと、前記シフトレジスタを構成するレジスタの 1 つにそれぞれ対応し、対応する拡散信号記憶手段に格納されるスペクトラム拡散信号と、対応する前記レジスタに格納される拡散符号とを乗算する複数の乗算手段と、

この複数の乗算手段の乗算結果を加算して、前記通信相手より受信したスペクトラム拡散信号と、前記シフトレジスタに格納される拡散符号の相関を求める加算手段とを具備することを特徴とするデジタルマッチトフィルタ。

【請求項 2】 前記拡散信号格納制御手段は、前記複数の拡散信号記憶手段にそれぞれ対応する複数のレジスタよりなり、この複数のレジスタに 1 つのフラグデータを格納し、前記レジスタ間でフラグデータをループシフトするシフトレジスタで、このシフトに応動して各レジスタが格納するデータを対応する前記拡散信号記憶手段に出力するものであって、前記複数の拡散信号記憶手段は、通信相手より受信したスペクトラム拡散信号がそれぞれ入力され、前記拡散信号格納制御手段の対応するレジスタからフラグデータが入力される場合に、前記スペクトラム拡散信号を格納することを特徴とする請求項 1 に記載のデジタルマッチトフィルタ。

【請求項 3】 前記シフトレジスタは、拡散符号を格納し、前記複数の乗算手段にそれぞれ対応する複数のレジスタよりなり、この複数のレジスタ間で前記拡散符号をループシフトすることを特徴とする請求項 1 に記載のデジタルマッチトフィルタ。

【請求項 4】 前記拡散信号格納制御手段は、前記複数の拡散信号記憶手段にそれぞれ対応する複数のレジスタよりなり、この複数のレジスタに 1 つのフラグデータを格納し、前記レジスタ間でフラグデータをループシフトするシフトレジスタで、このシフトに応動して各レジスタが格納するデータを対応する前記拡散信号記憶手段に出力し、前記複数の拡散信号記憶手段は、通信相手より受信したスペクトラム拡散信号がそれぞれ入力され、前記拡散信号格納制御手段の対応するレジスタからフラグデータが入力される場合に、前記スペクトラム拡散信号を格納し、前記シフトレジスタは、拡散符号を格納し、前記複数の乗算手段にそれぞれ対応する複数のレジスタよりなり、

この複数のレジスタ間で前記拡散符号をループシフトするものであって、

前記スペクトラム拡散信号のコード長に応じて、前記拡散信号格納制御手段におけるループシフトで用いるレジスタ数と、前記シフトレジスタにおけるループシフトで用いるレジスタ数とを可変制御するシフト制御手段を備えることを特徴とする請求項 1 に記載のデジタルマッチトフィルタ。

## 【発明の詳細な説明】

【0001】

【発明の属する技術分野】 この発明は、CDMA (Code Division Multiple Access) 方式の受信装置に用いられるデジタルマッチトフィルタに関する。

【0002】

【従来の技術】 周知のように、デジタルマッチトフィルタは、送信側でスペクトラム拡散された受信信号と、多種ある拡散符号との相関を求めるものである。図 7 は、従来のデジタルマッチトフィルタの構成を示すもので、この図ではコード長が「4」の場合を例に挙げている。

【0003】 この図に示すように、従来のデジタルマッチトフィルタは、シフトレジスタ 110 と、係数レジスタ 211 ~ 214 と、乗算部 300 と、加算部 400 とを備える。

【0004】 シフトレジスタ 110 は、4 つの受信レジスタ 111 ~ 114 からなり、まず図示しない前段の A/D 変換器でデジタル信号に変換されたスペクトラム拡散信号が受信レジスタ 111 に入力され、格納される。そして、その後図示しないクロック信号に応じて、受信レジスタ 111 に格納されたスペクトラム拡散信号は、順次受信レジスタ 112, 113, 114 と送り出される。また、各受信レジスタ 111 ~ 114 は、上記クロック信号に応じて格納するスペクトラム拡散信号を乗算部 300 に出力する。

【0005】 係数レジスタ 211 ~ 214 は、図示しない制御部によりそれぞれ設定される拡散符号を格納し、上記クロック信号に応じて、格納する拡散符号を乗算部 300 に出力する。

【0006】 乗算部 300 は、乗算器 301 ~ 304 からなる。乗算器 301 は、受信レジスタ 111 から入力されるスペクトラム拡散信号と係数レジスタ 211 から入力される拡散符号とを乗算し、この乗算結果 U0 を加算部 400 に出力する。

【0007】 同様に、乗算器 302 は、受信レジスタ 112 からのスペクトラム拡散信号と係数レジスタ 212 からの拡散符号とを、また乗算器 303 は、受信レジスタ 113 からのスペクトラム拡散信号と係数レジスタ 213 からの拡散符号とを、そして乗算器 304 は、受信レジスタ 114 からのスペクトラム拡散信号と係数レジスタ 214 からの拡散符号とを、それぞれ乗算し、この

乗算結果U1, U2, U3として加算部400に出力する。

【0008】加算部400は、例えば図2に示すように、3つの加算器401~403からなる。加算器401は、前述の加算結果U0とU1とを加算する。また、加算器402は、前述の加算結果U2とU3とを加算する。そして、加算器403は、加算器401の加算結果と加算器402の加算結果を加算し、この加算結果を相関値として図示しない制御部に出力する。

【0009】次に、上記構成のマッチトフィルタの動作を説明する。まず、制御部が係数レジスタ211~214に、それぞれ図3に示すような拡散符号を設定する。尚、図3および後述の図9におけるA, B, C, Dは、それぞれ係数レジスタ214, 213, 212, 211に格納される拡散符号を示すものとする。

【0010】そして、係数レジスタ211~214は、クロック信号に応動して、格納する拡散符号を対応する乗算器301~304に出力する。これに対して、シフトレジスタ110では、順次受信レジスタ111に、図8に示すスペクトラム拡散信号が入力される。

【0011】この結果、時刻の経過により受信レジスタ111~114に格納されるスペクトラム拡散信号は、図9に示すようにシフトするとともに、対応する乗算器301~304に出力される。尚、図9において、R0, R1, R2, R3は、それぞれ受信レジスタ111, 112, 113, 114に格納されるスペクトラム拡散信号を示す。

【0012】これにより、図9に示すように、各乗算器からは乗算結果U0~U3が出力され、加算部400により相関値が得られる。図9によれば、時刻6において最も相関性が高いことが分かる。

【0013】ところで、近時、CDMA方式を採用する移動通信システムの移動端末装置にあっては、その消費電力を低減して、連続使用時間の延長やバッテリーの小型化を図るために、様々な研究開発が進められており、上述したマッチトフィルタにあっては、その例に漏れず、省電力化が切望されている。

#### 【0014】

【発明が解決しようとする課題】CDMA方式を採用する移動通信システムの移動端末装置にあっては、その消費電力を低減して、連続使用時間の延長やバッテリーの小型化を図るために、様々な研究開発が進められているが、マッチトフィルタにあっては、省電力化が切望されている。この発明は上記の要望に応えるべくなされたもので、消費電力を低減することが可能なデジタルマッチトフィルタを提供することを目的とする。

【0015】また、この発明は、複数の異なるコード長のスペクトラム拡散信号に対する相関値を求めることが可能なデジタルマッチトフィルタを提供することを目的とする。

#### 【0016】

【課題を解決するための手段】上記の目的を達成するために、この発明に係わるデジタルマッチトフィルタは、通信相手より受信したスペクトラム拡散信号を格納可能な複数の拡散信号記憶手段と、所定の順序に従って、受信したスペクトラム拡散信号を複数の拡散信号記憶手段の1つに格納させる拡散信号格納制御手段と、拡散符号を格納する複数のレジスタよりなり、レジスタ間で拡散符号をシフトするシフトレジスタと、複数の拡散信号記憶手段の1つと、シフトレジスタを構成するレジスタの1つにそれぞれ対応し、対応する拡散信号記憶手段に格納されるスペクトラム拡散信号と、対応するレジスタに格納される拡散符号とを乗算する複数の乗算手段と、この複数の乗算手段の乗算結果を加算して、通信相手より受信したスペクトラム拡散信号と、シフトレジスタに格納される拡散符号の相関を求める加算手段とを具備して構成するようにした。

【0017】上記構成のデジタルマッチトフィルタでは、スペクトラム拡散信号と拡散符号との相関を求めるために、通信相手より受信したスペクトラム拡散信号と、拡散符号とを乗算する際に、一般にスペクトラム拡散信号よりも情報量の少ない拡散符号をシフトレジスタによりシフトさせ、スペクトラム拡散信号については、各乗算手段に対応する複数の拡散信号記憶手段に順次格納し、各乗算手段が対応する拡散信号記憶手段に格納されるスペクトラム拡散信号と、対応するシフトレジスタのレジスタに格納される拡散符号とを乗算するようにしている。

【0018】したがって、上記構成のデジタルマッチトフィルタによれば、一般に情報量の多いスペクトラム拡散信号をシフトレジスタによりシフトさせて、拡散符号を乗算する場合に比して、各レジスタに格納される情報の変化の総量が少ないため、スイッチング回数を少なくすることができ、これにより消費電力を低減することができる。

【0019】また上記の目的を達成するために、この発明に係わるデジタルマッチトフィルタは、拡散信号格納制御手段が、複数の拡散信号記憶手段にそれぞれ対応する複数のレジスタよりなり、この複数のレジスタに1つのフラグデータを格納し、レジスタ間でフラグデータをループシフトするシフトレジスタで、このシフトに応動して各レジスタが格納するデータに対応する拡散信号記憶手段に出力し、複数の拡散信号記憶手段が、通信相手より受信したスペクトラム拡散信号がそれぞれ入力され、拡散信号格納制御手段の対応するレジスタからフラグデータが入力される場合に、スペクトラム拡散信号を格納し、シフトレジスタが、拡散符号を格納し、複数の乗算手段にそれぞれ対応する複数のレジスタよりなり、この複数のレジスタ間で拡散符号をループシフトするものであって、スペクトラム拡散信号のコード長に応じ

て、拡散信号格納制御手段におけるループシフトで用いるレジスタ数と、シフトレジスタにおけるループシフトで用いるレジスタ数とを可変制御するシフト制御手段を備えて構成するようにした。

【0020】上記構成のデジタルマッチトフィルタでは、スペクトラム拡散信号のコード長に応じて、拡散信号格納制御手段におけるループシフトで用いるレジスタ数と、シフトレジスタにおけるループシフトで用いるレジスタ数とを可変制御するようにしている。

【0021】したがって、上記構成のデジタルマッチトフィルタによれば、スペクトラム拡散信号と拡散符号との乗算が、コード長に応じて行なわれることになるため、複数種のコード長のスペクトラム拡散信号に対する相関値を求めることができる。

【0022】

【発明の実施の形態】以下、図面を参照して、この発明の一実施形態について説明する。図1は、この発明の一実施形態に係わるデジタルマッチトフィルタの構成を示すものである。このデジタルマッチトフィルタは、受信レジスタ101～104、係数シフトレジスタ200、乗算部300、加算部400、拡散信号格納制御回路500、制御部600を備える。

【0023】受信レジスタ101～104は、通信相手より受信され、デジタル信号に変換されたスペクトラム拡散信号がそれぞれ入力されるが、後述の拡散信号格納制御回路500よりフラグデータ「1」が入力される場合にのみ、上記スペクトラム拡散信号を格納し、図示しないクロック信号に応動して、格納しているスペクトラム拡散信号を乗算部300に出力する。

【0024】係数シフトレジスタ200は、係数レジスタ201～204と、セレクトタ205と、係数設定器206とからなる。係数設定器206は、制御部600からの指示に応じて、拡散符号を生成し、セレクトタ205に出力する。

【0025】係数レジスタ201～204は、上記クロック信号に応動してそれぞれ格納するデータを、乗算部300に出力するとともに、201、202、203、204そして再び201とシフトするように各レジスタが円環を形成するシフトレジスタである。また、係数レジスタ203と係数レジスタ204との間には、セレクトタ205が設けられている。

【0026】セレクトタ205は、上記制御部600からの指示に応じて、係数設定器206で生成される拡散符号か、係数レジスタ201が出力するデータか、あるいは係数レジスタ203が出力するデータを選択し、係数レジスタ204に出力する。

【0027】乗算部300は、乗算器301～304からなる。乗算器301は、受信レジスタ101から入力されるスペクトラム拡散信号と係数レジスタ201から入力される拡散符号とを乗算し、この乗算結果U0を加

算部400に出力する。

【0028】同様に、乗算器302は、受信レジスタ102からのスペクトラム拡散信号と係数レジスタ202からの拡散符号とを、また乗算器303は、受信レジスタ103からのスペクトラム拡散信号と係数レジスタ203からの拡散符号とを、そして乗算器304は、受信レジスタ104からのスペクトラム拡散信号と係数レジスタ204からの拡散符号とを、それぞれ乗算し、この乗算結果U1、U2、U3として加算部400に出力する。

【0029】加算部400は、例えば図2に示すように、3つの加算器401～403からなる。加算器401は、前述の加算結果U0とU1とを加算する。また、加算器402は、前述の加算結果U2とU3とを加算する。そして、加算器403は、加算器401の加算結果と加算器402の加算結果を加算し、この加算結果を相関値として制御部600に出力する。

【0030】拡散信号格納制御回路500は、フラグレジスタ501～504と、セレクトタ505と、フラグ設定器506とからなる。フラグ設定器506は、制御部600からの指示に応じて、「0」データかフラグデータとして「1」を生成し、セレクトタ505に出力する。

【0031】フラグレジスタ501～504は、上記クロック信号に応動して格納するデータを、それぞれ対応する受信レジスタ101～104に出力するとともに、501、502、503、504そして再び501とシフトするように各レジスタが円環を形成するシフトレジスタである。また、フラグレジスタ503とフラグレジスタ504との間には、セレクトタ505が設けられている。

【0032】セレクトタ505は、上記制御部600からの指示に応じて、フラグ設定器506で生成されるデータか、フラグレジスタ501が出力するデータか、あるいはフラグレジスタ503が出力するデータを選択し、フラグレジスタ504に出力する。

【0033】制御部600は、当該デジタルマッチトフィルタの各部を統括して制御するもので、例えば、上記係数設定器206に対して、所定の周期で種々の拡散符号を順次生成するように指示を与える。また、制御部600は、拡散符号シフト制御手段600aと、フラグシフト制御手段600bと、符号長切換制御手段600cとを備えている。

【0034】拡散符号シフト制御手段600aは、セレクトタ205を切換制御して、上記係数設定器206にて生成される拡散符号を係数レジスタ204に入力し、そして、上記クロック信号を係数シフトレジスタ200に供給し、係数レジスタ201～204に格納される拡散符号を循環させて、各係数レジスタ201～204に格納される拡散符号を乗算部300に出力させる。

【0035】フラグシフト制御手段600bは、セレクト

タ505を切換制御して、フラグ設定器506で生成されるデータをフラグレジスタ504に入力し、そして、上記クロック信号をフラグレジスタ501~504に供給し、フラグレジスタ501~504上でフラグデータ「1」を循環させて、このフラグデータを受信レジスタ101~104に順次出力させる。

【0036】符号長切換制御手段600cは、受信したスペクトラム拡散信号のコード長が変化する場合に、セクタ205、505を切換制御するものである。次に上記構成のディジタルマッチフィルタの動作を以下に説明する。まず、スペクトラム拡散信号のコード長が

「4」の場合の動作について説明する。まず、動作初期においては、拡散符号シフト制御手段600aが係数レジスタ201~204に、例えば図3に示すような拡散符号をプリセットするために、セクタ205を切換制御して、上記係数設定器206にて生成される拡散符号を係数レジスタ204に入力する。

【0037】尚、以下の説明において、R0、R1、R2、R3は、それぞれ受信レジスタ101、102、103、104に格納されるスペクトラム拡散信号を示すものとし、A、B、C、Dは、それぞれ係数レジスタ204、203、202、201に格納される拡散符号を示すものとし、そして、F0、F1、F2、F3は、それぞれフラグレジスタ504、503、502、501に格納されるデータを示すものとする。

【0038】一方、フラグシフト制御手段600bは、フラグレジスタ501~504に、フラグデータをプリセットするために、セクタ505を切換制御して、フラグ設定器506で生成されるデータをフラグレジスタ504に入力する。

【0039】このような初期動作により、受信レジスタ101~104、係数レジスタ201~204、フラグレジスタ501~504はそれぞれ図4の「初期」の欄に示すデータが格納（プリセット）される。

【0040】このようにして上記レジスタにデータがプリセットされると、符号長切換制御手段600cは、コード長が「4」であるため、セクタ205を切換制御して、係数レジスタ203の出力が係数レジスタ204に入力されるように接続し、また、フラグレジスタ503の出力がフラグレジスタ504に入力されるように接続する。

【0041】その後、受信したスペクトラム拡散信号と拡散符号の相関を検証するために、拡散符号シフト制御手段600aが、クロック信号を係数シフトレジスタ200に供給し、係数レジスタ201~204に格納される拡散符号を循環させて（図4の係数レジスタの欄参照）、各係数レジスタ201~204に格納される拡散符号を乗算部300に出力させる。

【0042】一方、フラグシフト制御手段600bは、クロック信号をフラグレジスタ501~504に供給

し、フラグレジスタ501~504上でフラグデータ「1」を循環させる（図4のフラグレジスタの欄参照）。

【0043】これにより、受信レジスタ101~104には、順にフラグデータ「1」が入力されることになり、これによりスペクトラム拡散信号が1データ毎に順に受信レジスタ101~104に格納される（図4の受信レジスタの欄参照）。

【0044】そして、受信レジスタ101~104に格納されたスペクトラム拡散信号は、クロック信号に同期して、それぞれ対応する乗算器301~304に入力されて、前述の拡散符号と乗算され、図4の乗算器出力U0~U3に示すような乗算結果が得られる。そして、これらの乗算器出力U0~U3は、加算部400で加算され、相関値が得られる。

【0045】次に、スペクトラム拡散信号のコード長が「2」の場合の動作について説明する。まず、動作初期においては、拡散符号シフト制御手段600aが係数レジスタ201~204に、例えば図5に示すような拡散符号をプリセットするために、セクタ205を切換制御して、上記係数設定器206にて生成される拡散符号を係数レジスタ204に入力する。

【0046】一方、フラグシフト制御手段600bは、フラグレジスタ501~504に、フラグデータをプリセットするために、セクタ505を切換制御して、フラグ設定器506で生成されるデータをフラグレジスタ504に入力する。

【0047】このような初期動作により、受信レジスタ101~104、係数レジスタ201~204、フラグレジスタ501~504はそれぞれ図6の「初期」の欄に示すデータが格納（プリセット）される。

【0048】このようにして上記レジスタにデータがプリセットされると、符号長切換制御手段600cは、コード長が「2」であるため、セクタ205を切換制御して、係数レジスタ201の出力が係数レジスタ204に入力されるように接続し、また、フラグレジスタ501の出力がフラグレジスタ504に入力されるように接続する。尚、係数レジスタ202、203およびフラグレジスタ502、503にプリセットされた「0」データは更新されない。

【0049】その後、受信したスペクトラム拡散信号と拡散符号の相関を検証するために、拡散符号シフト制御手段600aが、クロック信号を係数シフトレジスタ200に供給し、係数レジスタ201と204との間でそれぞれ格納される拡散符号を循環させて（図6の係数レジスタの欄参照）、各係数レジスタ201~204に格納される拡散符号を乗算部300に出力させる。

【0050】一方、フラグシフト制御手段600bは、クロック信号をフラグレジスタ501~504に供給し、フラグレジスタ501と504の間でフラグデータ

「1」を循環させる(図6のフラグレジスタの欄参照)。

【0051】これにより、受信レジスタ101, 104には、交互にフラグデータ「1」が入力されることになり、これによりスペクトラム拡散信号が1データ毎に順に受信レジスタ101, 104に格納される(図6の受信レジスタの欄参照)。

【0052】そして、受信レジスタ101~104に格納されたスペクトラム拡散信号は、クロック信号に同期して、それぞれ対応する乗算器301~304に入力されて、前述の拡散符号と乗算され、図6の乗算器出力U0~U3に示すような乗算結果が得られる。そして、これらの乗算器出力U0~U3は、加算部400で加算され、相関値が得られる。

【0053】以上のように、上記構成のデジタルマッチトフィルタでは、1ビットで表現される拡散符号をシフトレジスタの構成を取る係数レジスタ201~204で循環させることにより、乗算器301~304に上記拡散符号を循環させて入力する。そして、通常5ビット程度で表現されるスペクトラム拡散信号については、拡散信号格納制御回路500が、乗算器301~304にそれぞれ対応する受信レジスタ101~104に、順に格納して、それぞれ乗算器301~304に出力するようにしている。

【0054】すなわち、上記構成のデジタルマッチトフィルタでは、情報量の多いスペクトラム拡散信号については、レジスタ間をシフトさせて乗算器301~304に出力するのではなく、受信レジスタ101~104に格納されるスペクトラム拡散信号のうち、古いものから順に新しいものに更新して各受信レジスタ101~104に格納されるスペクトラム拡散信号を乗算器301~304に出力し、そして情報量の少ない拡散符号を循環(シフト)させて乗算器301~304に入力して、相関値を求めるようにしている。

【0055】したがって、上記構成のデジタルマッチトフィルタによれば、従来のように、情報量の少ない拡散符号を対応する固定的に乗算器に入力し、そして、情報量の多いスペクトラム拡散信号をシフトさせるようにしていた場合に比べて、各レジスタに格納される情報の変化の総量が少ないため、スイッチング回数を少なくすることができ、これにより消費電力を低減することができる。

【0056】また、上記構成のデジタルマッチトフィルタでは、コード長が「2」と、設けたレジスタ(101~104, 201~204, 501~504)の数「4」よりも短いスペクトラム拡散信号の相関値を検証する際には、コード長に応じたレジスタ(101, 104, 201, 204, 501, 504)だけに上述のシフト動作やスペクトラム拡散信号の入力動作を行ない、残るレジスタ(102, 103, 202, 203, 502, 503)については「0」を格納しておくようにして乗算を行ない、相関値を求めるようにしている。

【0057】したがって、上記構成のデジタルマッチトフィルタによれば、相関値の計算に係わらない乗算器302, 303からの出力U1, U2は「0」となるため、コード長が「2」の場合にも相関値を求めることができる。

【0058】尚、この発明は上記実施の形態に限定されるものではない。例えば、上記実施の形態では、コード長が「4」と「2」の場合を例とする構成で説明したが、それ以上のコード長であっても、必要の応じたレジスタ、乗算器および加算器を設けて冗長構成をとることにより、実現でき、同様の効果を得られる。その他、この発明の要旨を逸脱しない範囲で種々の変形を施しても同様に実施可能であることはいうまでもない。

【0059】

【発明の効果】以上述べたように、この発明では、スペクトラム拡散信号と拡散符号との相関を求めるために、通信相手より受信したスペクトラム拡散信号と、拡散符号とを乗算する際に、一般にスペクトラム拡散信号よりも情報量の少ない拡散符号をシフトレジスタによりシフトさせ、スペクトラム拡散信号については、各乗算手段に対応する複数の拡散信号記憶手段に順次格納し、各乗算手段が対応する拡散信号記憶手段に格納されるスペクトラム拡散信号と、対応するシフトレジスタのレジスタに格納される拡散符号とを乗算するようにしている。

【0060】したがって、この発明によれば、一般に情報量の多いスペクトラム拡散信号をシフトレジスタによりシフトさせて、拡散符号を乗算する場合に比して、各レジスタに格納される情報の変化の総量が少ないため、スイッチング回数を少なくすることができ、これにより消費電力を低減することが可能なデジタルマッチトフィルタを提供できる。

【0061】また、この発明では、スペクトラム拡散信号のコード長に応じて、拡散信号格納制御手段におけるループシフトで用いるレジスタ数と、シフトレジスタにおけるループシフトで用いるレジスタ数とを可変制御するようにしている。

【0062】したがって、上記構成のデジタルマッチトフィルタによれば、スペクトラム拡散信号と拡散符号との乗算が、コード長に応じて行なわれることとなるため、複数種のコード長のスペクトラム拡散信号に対する相関値を求めることが可能なデジタルマッチトフィルタを提供できる。

【図面の簡単な説明】

【図1】この発明に係わるデジタルマッチトフィルタの一実施の形態の構成を示す回路ブロック図。

【図2】図1に示したデジタルマッチトフィルタの加算部の構成を示す回路ブロック図。

【図3】図1に示したデジタルマッチトフィルタの係



数レジスタに、コード長が「4」の場合にプリセットされる拡散符号を示す図。

【図４】図１に示したデジタルマッチトフィルタの各レジスタに、コード長が「４」の場合に格納されるデータの遷移を説明するための図。

【図5】図1に示したデジタルマッチトフィルタの係数レジスタに、コード長が「2」の場合にプリセットされる拡散符号を示す図。

【図6】図1に示したデジタルマッチトフィルタの各レジスタに、コード長が「2」の場合に格納されるデータの遷移を説明するための図。

【図7】従来のデジタルマッチトフィルタの構成を示す回路ブロック図。

【図8】図7に示した従来のデジタルマッチトフィルタに入力されるペクトラム拡散信号の例を時刻に対応させて表した図。

【図9】図7に示した従来のデジタルマッチトフィルタの各レジスタに格納されるデータの遷移を説明するた

めの図。

【符号の説明】

101～104…受信レジスタ

200…係数シフトレジスタ

201~204…係数レジスタ

205、505…セレクト

206…係数設定器

3 0 0 …乗算部

301~304…乘算器

4 0 0 …加算部

401~403…加算器

500…拡散信号格納制御回路

501～504…フラグレジスタ

506…フラグ設定器


600...制御部

600 a…拡散符号シフト制御手段


600b…フラグシフト制御手段

600 c…符号長切換制御手段

【图 1】



【图2】



【图 3】

A	B	C	D
1	0	1	1

【图 4】

時刻	受信レジスタ				係数レジスタ		アドレスレジスタ			乗算器出力				加算結果 (相補数)
	R0	R1	R2	R3	D.C.B.A		F0,F1,F2,F3			U0	U1	U2	U3	
初期	0	0	0	0	1,0,1,1		1,0,0,0			0	0	0	0	0
1	5	0	0	0	1,1,0,1		0,1,0,0			5	0	0	0	5
2	5	3	0	0	1,1,1,0		0,0,1,0			5	3	0	0	8
3	5	3	9	0	0,1,1,1		0,0,0,1			-5	3	9	0	7
4	5	3	9	2	1,0,1,1		1,0,0,0			5	-3	9	2	13
5	5	3	9	2	1,1,0,1		0,1,0,0			5	3	-9	2	1
6	5	6	9	2	1,1,1,0		0,0,1,0			5	6	9	-2	18
7	5	6	2	2	0,1,1,1		0,0,0,1			-5	6	2	2	6
8	5	6	2	3	1,0,1,1		1,0,0,0			5	-6	2	3	4
9	4	6	2	3	1,1,0,1		0,1,0,0			4	6	-2	3	11

【図 5】

A	B	C	D
1	X	X	0

(X=0に固定)


【図 6】

時刻	受信レジスタ				係数レジスタ				フリップフロップ				乗算器出力				加算結果 (相関値)
	R0	R1	R2	R3	D	C	B	A	F0	F1	F2	F3	U0	U1	U2	U3	
初期	0	0	0	0	1	0	0	0	1	0	0	0	0	0	0	0	0
1	6	0	0	0	0	0	0	1	0	0	0	1	-5	0	0	0	-5
2	5	0	0	3	1	0	0	0	1	0	0	0	5	0	0	-3	2
3	9	0	0	3	0	0	0	1	0	0	0	1	-9	0	0	3	-6
4	9	0	0	2	1	0	0	0	1	0	0	0	9	0	0	-2	7
5	5	0	0	2	0	0	0	1	0	0	0	1	-5	0	0	2	-3
6	5	0	0	8	1	0	0	0	1	0	0	0	5	0	0	-8	-1
7	2	0	0	8	0	0	0	1	0	0	0	1	-2	0	0	8	4
8	2	0	0	3	1	0	0	0	1	0	0	0	2	0	0	-3	-1
9	4	0	0	3	0	1	0	1	0	0	0	1	-4	0	0	3	-1

【図 8】

時刻	スペクトラム 拡散信号
1	6
2	3
3	8
4	2
5	5
6	6
7	2
8	3
9	4

【図 7】



【図 9】

時刻	受信レジスタ				係数レジスタ				乗算器出力				加算結果 (相関値)
	R0	R1	R2	R3	D	C	B	A	U0	U1	U2	U3	
初期	0	0	0	0	1	1	0	1	0	0	0	0	0
1	5	0	0	0	1	1	0	1	5	0	0	0	5
2	3	5	0	0	1	1	0	1	3	5	0	0	8
3	8	3	5	0	1	1	0	1	8	3	-5	0	7
4	2	9	3	5	1	1	0	1	2	9	-3	5	13
5	5	2	9	3	1	1	0	1	5	2	-9	3	1
6	8	5	2	9	1	1	0	1	8	5	-2	9	18
7	2	8	5	2	1	1	0	1	2	8	-5	2	5
8	3	2	6	5	1	1	0	1	3	2	-6	5	4
9	4	3	2	6	1	1	0	1	4	3	-2	6	11